，雖然沒有FPGA的傳統處理器的娛樂不足，但我們總是喜歡看到一種新的方法。上個月[需要一些彙編]難以從地下重新創建傳統電腦，並在Verilog中的6502年實施開始。您可以在下面的第二個視頻中看到他的發展很大，並且顯然有更多的視頻。
ROL方向是第二個視頻的主題。我們喜歡查看方向的方法以及究竟有多少週期需要在不同的變體上所需的循環總是很好，以確保您在開始之前要努力實現的內容。
我們同樣，教程利用了一些迷人的Vivado更有迷人的功能，如自動驗證。即使您與Verilog經歷過，這裡也有一些偉大的提示。
最後，他仍然是他最終目標的一種偉大方法，但是看起來他會到達那裡，我們會在完成它的剩餘視頻系列的情況下。
6502是一個突出的歸型目標。此作業利用的工具之一是我們以前涵蓋的Visual 6502。完全相同的模擬具有ARM1以及6800個目標。